1.每个总线包含的时钟周期数

(32/8X1000)/5=800

这一类型的题目考查的知识点是总线周期和总线带宽。

总线带宽又称总线系统数据传送率，是指单位时间传送的二进制位数（或每秒传送的字节数）。

解答此类题目的一般思路是按照总线带宽的定义求出总线周期，然后带入计算公式。但要注意题目是按字节计算还是按位计算。

针对道题目，每个总线周期传送32位数据，即4个字节，因此总线带宽为（32/8）/5T=4/5T=4f/5=4X1000/5=800MB/S.

1.①某总线在一个总统周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33HZ，求总线带宽是多少？

②如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHZ，求总线带宽是多少？

③分析哪些因素影响带宽？

解： ①设总线带宽用Dr表示，总线时钟周期用T= l/f表示，一个总线周期传送的数据量用D表示，根据定义可得：

Dr=D/T=D*1/T=D*f=4B*33*106/s=132MB/s

②因为64位=8B，所以

Dr=D*f=8B*66*106/s=528MB/S

③总线带宽是总线能提供的数据传送速率，通常用每秒钟传送信息的字节数（或位数）来表示。

影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。

2.单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。

2.计算机系统知识

1 计算机结构：五部分：（硬件和软件）运算器，控制器，存储器，输入设备，输出设备 三结构：单总线结构，双总线结构，采用通道的大型系统结构 不属于主机（内存储和CPU）的部件都属于外设 单总线是一组系统总线将计算机各个部件连接，双总线是在CPU和主存储之间设置一组专用的告诉存储总线，还有一条输入输出总线，又分为以CPU为中心和以存储器为中心的双总线结构，通道结构是一台主机连接多个通道，一个通道连接多个I/O控制器，一个IO控制器又可以连接一个多个IO设备（主要用在大型系统中） 2 数：带符号的二进制数称为机器数，一般用最高位表示符号位，0表示正，1表示负 1）原码：原码得缺点是加减运算比较复杂 +2=00000010=02H,-2=10000010=82H, +0=00000000=0H, -0=10000000=80H 2）反码，正数反码与原码相同，负数反码表示中数值位与原码相反，反码运算时最高位有进位，在最低位加1，增加了复杂性 +2反码=+2原码=00000010,-2反码=11111101,+0反码=+0原码=00000000,-0反码=11111111 3）补码：是计算机的主要使用的数据表示方法，正数的补码与原码相同，负数的补码为反码+1 +2补码=+2原码=00000010,-2补码=-2反码+1=11111110,+0反码=+0原码=00000000. -0补码=-0反码+1=00000000 3运算器：ALU，又称算术逻辑部件，包括：ALU，寄存器组，累加器，多路转换器，数据总线等逻辑构件 功能：完成对数据算术和逻辑运算，暂存参加运算的数据和中间结果，由其内部的一组通用寄存器承担，可汇编直接访问 4控制器：用于控制计算机部件按照指令功能的要求进行所需的操作，一条指令需经过读取，分析，执行三步，都在控制器的控制下完成，基本任务：1从存储器获取指令，2由译码器对其操作码分析辨别， 3根据指令性质执行之。

获取指令的时间叫取指周期，执行时间叫执行周期，包括部件：程序计数器PC，指令寄存器IR，指令译码器ID，操作控制部件，通过数据总线，地址总线，控制总线实现与其它各部件的连接 5 处理器性能，性能=工作效率*时钟频率 1）工作效率IPC：处理器每个时钟周期完成的指令数 2）时钟频率：主频，指处理器每秒完成运算周期的次数，以HZ为单位 3)L1高速缓存：L1Cache，也成为一级缓存，处理器内置 4)L2高速缓存：L2Cache，二级缓存，理论上越大越好 5）系统总线带宽：指处理器二级L2缓存和系统北桥芯片之间的数据带宽 6）流水线技术 7）超标量：指在一个时钟周期内可以执行多条指令 8）协处理器：负责浮点运算 9）地址总线宽度和数据总线宽度 6指令系统：是计算机所有指令的集合，反映了计算机的基本功能，其格式与功能直接影像到及其的硬件结构，也影像系统软件，机器的适用范围 1）指令和指令系统：一条指令分为操作码字段和操作数地址字段÷ 操作码表明应执行什么样的操作，操作数地址表明了操作数所在的位置和形式，根据一个指令中由几个操作数地址可分为几操作数指令和几地址指令，指令格式是用二进制代码表示的结构形式 2）寻址方式：操作数是指指令或程序的主要处理对象，8种寻址方式（X）表示X的值 AH,AX,EAX代表字节，字，双字的存储器 AX分为AH,AL 8位寄存器有：AH,AL,BH,BL,CH,CL,DH,DL 16位寄存器：AX,BX,CX,DX,SI,DI,SP,BP 32位寄存器：EAX,EBX,ECX,EDX,ESI,EDI,ESP,EBP ① 立即数寻址，操作数作为指令的一部分直接写在指令中，用于操作数固定的情况，通常用于赋初值或提供常数：MOV AH,80H ; ADD AX,1234H ;MOV EAX,123456H ② 寄存器寻址：指令需要的操作数已存在某寄存器中：MOV AH,AL ;MOV EAX,ECX ;ADD AX,BX ③ 直接寻址：操作数放在内存中，在指令中给出地址：MOV BX,[1234H]物理地址=DS*16+偏移量。假设有指令：MOV BX,[1234]在执行时，（DS）=2000H，内存单元21234H的值是5213H，问该指令执行后，BX是什么？由于1234H是一个直接地址，它紧跟在指令的操作码之后，随指令而被读出，访问数据段的段寄存器是DS，所以用DS*16的值和偏移量1234H相加，得存储单元得物理地址21234H，取单元21234H得值5213H，并按高高低低得原则存入寄存器BX中。

④ 寄存器间接寻址：操作数在寄存器中，操作数的有效地址用SI,DI,BX,BP4个寄存器之一，其物理地址公式为：PA=【DS,SS。】*16+【SI,DI,BX,BP】若有效地址用SI,DI,BX之一指定，则默认的段寄存器为DS，若有效地址用BX指定，则默认的段寄存器为SS（堆栈段），MOV BX,[DI] ;PA=DS*16+(DI) ⑤ 寄存器相对寻址：操作数在存储器中，其有效地址是一个基址寄存器（BX,BP）或者变址寄存器（SI,DI）的内容和指令中的8位/16位偏移量之和，其有效地址计算公式为EA=[BX,BP,SI,DI]+8位/16位偏移量，若有效地址用BX,SI,DI之一指定，则其默认段寄存器位DS，若有效的孩子用BP指定，其默认段寄存器位SS:MOV BX,[SI+100H], PA=(DS)*16+(SI)+100H ⑥ 基址加变址寻址：操作数是一个变址寄存器（SI,DI）的值加一个基址寄存器（BX,BP）之和，若有效地址用BP指定，则默认段寄存器为SS，否则为DS:。

3.SPI总线协议需要了解哪些知识点

串行外围设备接口SPI(serial peripheral interface)总线技术是Motorola公司推出的一种同步串行接口，现在市面上大部分MCU（微控制器）都配有SPI硬件接口，如i.MX、TI系列MCU。SPI 用于CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出和接收串行数据。它只需四条线就可以完成MCU与各种外围器件的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOSI）、低电平有效从机选择线CS。这些外围器件可以是简单的TTL移位寄存器，复杂的LCD显示驱动器，A/D、D/A转换子系统或其他的MCU。

当SPI工作时，在移位寄存器中的数据逐位从输出引脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号（SCK）使传输同步。其典型系统框图如下图所示。

SPI主要特点有： 可以同时发出和接收串行数据；

可以当作主机或从机工作；

提供频率可编程时钟；

发送结束中断标志；

写冲突保护；

总线竞争保护等。

图2示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式（实线表示）：

SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI总线接口时序如图所示。

其实，如果你想了解更好的话，可以去【致远电子】那了解的。

4.总线的负载能力表示在什么方面

总线的负载能力表示在以下两个方面：

1、总线中的输出信号，在输出低电平要吸收电流（由负载流入信号源），这时的负载能力就是指当它吸收了规定电流时，仍能保持逻辑低电平；

2、总线输出高电平的负载能力是一个由信号源流向负载的输出电流。当输出电流超过规定值时，输出逻辑电平会降低，甚至变到阈值以下。

知识点延伸：

总线负载能力即驱动能力，是指当总线接上负载（接口设备）后必须不影响总线输入/输出的逻辑电平。通常是以电流形式表示，总线输出信号有输出低电平负载电流IOL和输出高电平电流IOH，总线输入信号有输入低电平负载电流IIL和输入高电平负载电流IIH。